UPU4U14137 1/1 ~—

Original document

ELASTIC SURFACE WAVE UNIT

Patent number:

JP54014137

Publication date:

1979-02-02

Inventor:

FUKUDA KATSUYOSHI; WASHITSUKA SHIYOUICHI; HIRANO HITOSHI

Applicant:

TOKYO SHIBAURA ELECTRIC CO

Classification:

- international:

H01L41/00; H01L45/00; H03H9/00

- european:

Application number: JP19770079491 19770705 Priority number(s): JP19770079491 19770705

View INPADOC patent family

Report a data error here

Abstract of JP54014137

PURPOSE:To simplify the assembling process and to reduce the external noise, by giving the function of the amplifying operation and the filtering operation through incorporating the surface wave elements and the semiconductor function elements.

Data supplied from the esp@cenet database - Worldwide

THIS PAGE BLANK (USPTO)

19日本国特許庁

⑩特許出願公開

公開特許公報

昭54-14137

⑤Int. Cl.²
H 03 H 9/9

識別記号

❷日本分類 98(3) A 322 庁内整理番号 7232—5J ❸公開 昭和54年(1979)2月2日

H 03 H 9/00 H 01 L 41/00 H 01 L 45/00

98(3) A 322 100 B 1 99(5) J 2

7131—5F 7021—5F

発明の数 1 審査請求 未請求

(全 3 頁)

9弹性表面波装置

額 昭52—79491

②特 ②出

願 昭52(1977)7月5日

⑫発 明 者 福田勝義

川崎市幸区小向東芝町1 東京

芝浦電気株式会社総合研究所内

同 鷲塚章一

川崎市幸区小向東芝町1 東京 芝浦電気株式会社総合研究所内

@発 明 者 平野均

川崎市幸区小向東芝町1 東京 芝浦電気株式会社総合研究所内

切出 願 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

個代 理 人 弁理士 則近憲佑 外1名

剪 解 有

1. 発明の名称

弹性数面放铁费

2. 挙許請求の範囲

(1) 機能的な素子を有する半導体基板上に弾性器 同故業子を接着し、一体化した事を特徴とする弾 性表面放装量。

(2)上記半導体基板は、シリコン基板である特許 請求の範囲第 1 項記載の弾性表面複模量。

他上記級着剤は、Au、As、Inなどの金属の (1) キリヤのエネルギーは表面波に移り、出力のイン うち少なくとも一種及びそれらを含む合金である ターディジタル 電循端子(7) には増幅された出力が 特許請求の範囲第 1 項記載の弾性表面放装備。 発生するものである。又、②第 2 図に示すような

(4)上記接着剤は有機接着剤である特許請求の範囲第1項記載の弾性表面披裝置。

3. 祭明の詳細な説明

本祭明は弾性表面披養電に関する。

従来の能動的な表面被整置は、例えば、①半導体中の電界によるキャリヤのドリフトと音波の相互作用、所能超音波増幅は、第1回に示すように圧電体(1)上に、入力のインターデイジタル電極(2)

と出力のインターデイジタル電板(3)を A1 の真空 蓋着等で施し、表面波の過路上にある一定の間隙 を持つてキャリャが胃界によつてドリフトする方 向が表面故の進行方向と一致するように置かれた 半導体(4)中に入力のインターデイジタル電極:2)か ら駆動電報(3 で駆動された表面彼と同期して、キ ヤリヤをドリフトさせるためにパルサー(日か.ら復. 旅パルスを発生させる。キャリャのドリフト速度 が疫面放の液度以上になる電圧を印加すると、中 ターディジタル 電振端子(7)には増幅された出力が 発生するものである。又、②第2図に示すような 弾性波検波装置もある。即ち、半導体蓄板(8)上に ソース(9)、ゲート(10)、ドレイン(11)を砒素又 は研索の拡散という一般的な半導体加工プロセス で設け、 導放路 12 は ゲート 電標 (10) 上を通るよ うに、例えば、200のような圧電体をスペッタ等 で数千Åの厚さに設け、導放路(12)の一端上に表 面放発生用のインターデイジタル電板 (13) を A1 等の真空蒸帶で形成する。 安面放は駆動 電源 (14)

韓康昭54-14137(2)

で斟動され、インターデイジタル電極(13)から発 生し、導放路上を伝わつて行く。ゲート(10)上を 通過する際ピエゾ抵抗効果により、ゲート電極 (10) 下の帯電器が変化し、ソース(9)、ドレイン (11)間に洗れる電流を変化させる。

近年表面放裝度の高局波化、高精度化、小型化が 要求されている。しかしながら、①の装置では電 板の間隙を稍度良く一定に保つ事ができず、また **発熱等の問題がある。②の装置では、表面波の散** 因による誘導、また材料の限定等、感度、精度に 問題がある。

本発明は上記点に重みなされたもので表面放棄 子と半導体機能素子を一体化した弾性表面放裝置 を提供するにある。

本発明と従来技術をもつと良く分かるように、 例えばTV-PIF回路について説明する。第3図 **に示すように、増幅回路(15)と、緯波回路(16)** はそれぞれ別の部品で作られ、製造工程で組立て

本発明は増幅回路と、雄波回路を一体化した一つ

の機能装置である。以下実施例で説明する。第4 図に示すような約 6 mm□ の Si 基板チップ (17)上 157年正 に入力増幅回路(18)、表面波用入力整合回路 (19) 、 表面波用出力整合回路(20)を開知の半導 体プロセス技術で砒素及び研索の拡散。エッチン グAl配線という一般的なシリコン加工プロモス で設ける。入力増幅回路(18)は例えば中心開放数 付近で 40dB 程度になるようにする。入出力の整 合団略(19)(20) は表面被集子(21) とのインピー ダンス整合を行なりために設けられている。畏困 波素子(21)を例えば、5×2mm¹、0.3^tmmのメ ンタル酸リテウム単結晶基板上に、Alの真空蒸 着等で入・出力のインターデイジタル電板(26) (27)を設ける。 表面放案子(21)の入・出力の第 子(22)(23)(24)(25)と、シリコン書板(17)上の 奔性表面被用端子(28)(29)(30)(31)は、導電体例 もば▲□で設けられていて、基板(17)上に表面放 果子(21)を軟置した時、お互いに位置の整合が取 れ、しかも電気的接続が行なわれるように夫々の心。 雄子が奥出した構成化なつ前いる。雄子の金属優は物圧

Au の外 As、 In でも良かつた。 表面放案子 (21) は祟子面を下側つまりシリコン碁板上に対向させ、 端子の電衝の厚さによつて~1 A 程度の間隙で置 かれ、接着は例えば超音放接着等の技能で電極の Auをお互いに接着している。全体を容器に封入 し、テレビに組み込んでみた結果、伝送弊性は従 来と変わりなく、雑音、酵導が10dg程改善され、 安定性が良くなつていた。なおとの場合。パッケ - ジに組み込まずに形成できる利点がある。

上記実施例で表面波用端子(28)(29)(30)(31) か よび表面波集子の入・出力端子(22)(23)(24)(25) はピームリードの技術を用いて全とか、すずによ

以上説明したように本発明によれば、

①例えば、テレビ(TV)用袋量の場合、TV組 立工程での増福回路と撤放回路の配線、調整が不 用になり工程が簡略化する。

②配額による外部のノイズ、誘導維音が10dB/ff 程被り安定化をする。

③濾波回路に用いられているコイル (L)、コン デンサ (C) に比べて経時変化はほとんどないとい 8 2.

④表面被素子の材料は限定するものでなく、特 に特性の良い単趙晶を自由に取付ける事ができる。 などの効果がある。

なお上記実施例ではシリコン基板(17)面に表面 波索子(21)の装面放伝播面を対向させるように 設置する例について説明したが、第5図の如く表 面波象子(21)の表面波伝播面と反対側面の裏面 を基板(17)の面に対向するようにしてエポキシ の有機袋着剤で基板(17)に接着し、電便をリー ド級 (35)(36)(37)(38) で配額するようにしても In.

4. 図面の像単た説明

第1図は、従来の超音波増幅装置説明図、第2 図は従来の単性波検波装置説明図、第3図は本発 明装置の実施例を説明するためのテレビ用 PIF 回 路構成図、第4図は、第3図の具体的構造図であ 第5回は、第4回の他の実施例説明図である。



1 ~ 圧 電 休 2 ~ インターデイジタル電極

3 - インターデイジタル電板 4 - 半 導 体

5 ~ 表面放駆動電源 6 - パルス 電源

7 一出 力 8 ~ 半導体差額

9~ソ - メ′ 10 ゲ - ト

11 - ドレイン 12 - 導 放 路

13 - インターデイジタル電極 14 - 枢 動電 舞

15 - 增幅回路 16 - 總被回路

17~ 半導体基板 18~增程回路

19 - 入力整合回路 20 - 出力整合回路


21 - 表 函 技 素 子 22 ~ 25 表面技术子電極婦子

28 ~ 31 シリコン基板上の表面披索子用電価増子

35~38 リード線

代理人弁理士 即 近 憲 佑

THIS PAGE BLANK (USPTO)



THIS PAGE BLANK (USPTO)